

Meltdown und Spectre Was passiert da wirklich?

Prof. Dr.-Ing. habil. Daniel Lohmann
Fachgebiet System- und Rechnerarchitektur (SRA)
Leibniz Universität Hannover



Prof. Dr.-Ing. habil. Daniel Lohmann
lohmann@sra.uni-hannover.de
Fachgebietsleiter

Betriebssysteme



apl. Prof. Dr.-Ing. habil. Jürgen Brehm
brehm@sra.uni-hannover.de

Rechnerarchitektur



Prof. Dr.-Ing. Christian Müller-Schloer
cms@sra.uni-hannover.de

Organic Computing



Prof. Dr.-Ing. habil. Daniel Lohmann
lohmann@sra.uni-hannover.de
Fachgebietsleiter

Betriebssysteme



apl. Prof. Dr.-Ing. habil. Jürgen Brehm
brehm@sra.uni-hannover.de

Rechnerarchitektur




Prof. Dr.-Ing. Christian Müller-Schloer
cms@sra.uni-hannover.de


Organic Computing




- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung



- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung




3




4

- Direkter Zugriff über den Adressbus
 - IO-Geräte
 - ROM (falls vorhanden)
 - **RAM**



4


- Direkter Zugriff über den Adressbus
 - IO-Geräte
 - ROM (falls vorhanden)
 - **RAM**



4

Speicherverwaltung 1: Realer (physischer) Adressraum


- Direkter Zugriff über den Adressbus
 - IO-Geräte
 - ROM (falls vorhanden)
 - **RAM**



4

Speicherverwaltung 1: Realer (physischer) Adressraum


- Direkter Zugriff über den Adressbus
 - IO-Geräte
 - ROM (falls vorhanden)
 - **RAM**
- „Rechner-Frühzeit“
Programme arbeiten direkt mit diesen realen Adressen



4


Speicherverwaltung 1: Realer (physischer) Adressraum

- Direkter Zugriff über den Adressbus
 - IO-Geräte
 - ROM (falls vorhanden)
 - **RAM**
- „Rechner-Frühzeit“
Programme arbeiten direkt mit diesen realen Adressen
- Effizient, aber
 - keine Isolation zwischen Programm und Betriebssystem
 - kein Mehrprogrammbetrieb
 - kein Mehrbenutzerbetrieb




4

Multiplexing und Isolation durch das Betriebssystem




- Mehrprogrammbetrieb erfordert Koordinator → Betriebssystem
 - Kernaufgabe eines Betriebssystems: **Multiplexing und Isolation**
 - Bereitstellen von „virtuellen Computern“
 - UNIX-Prozess, aber auch VM in einem Hypervisor

5




- Virtueller Speicher, durch Betriebssystem und Hardware (MMU) auf realen Speicher abgebildet
- —> Horizontale Isolation durch Einschränkung in der Abbildung

6




- Virtueller Speicher, durch Betriebssystem und Hardware (MMU) auf realen Speicher abgebildet
- —> Horizontale Isolation durch Einschränkung in der Abbildung

6




- Virtueller Speicher, durch Betriebssystem und Hardware (MMU) auf realen Speicher abgebildet
- —> Horizontale Isolation durch Einschränkung in der Abbildung

6




- Einteilung in Benutzer- und Systemmodus (*user vs. supervisor mode*)
- —> Vertikale Isolation durch Privilegebenen

7




- Einteilung in Benutzer- und Systemmodus (*user vs. supervisor mode*)
- → Vertikale Isolation durch Privilegieebenen

7



- Einteilung in Benutzer- und Systemmodus (*user vs. supervisor mode*)
- → Vertikale Isolation durch Privilegieebenen


7



- Einteilung in Benutzer- und Systemmodus (*user vs. supervisor mode*)
- → Vertikale Isolation durch Privilegieebenen


7

- Betriebssysteme isolieren Prozesse durch Adressräume
 - Seitenbasierte Abbildung über die MMU auf realen Speicher
 - Zugriff auf „fremden“ Speicher konstruktiv nicht möglich
- Kernadressraum wird (üblicherweise) in jeden Adressraum mit eingeblendet
 - ermöglicht effiziente Implementierung von Systemaufrufen
 - Zugriff aus Anwendung wird unterbunden über Supervisor-Bit
 - Versucht man es dennoch: SEGMENTATION FAULT
- Bei 64-Bit Systemen ist der komplette RAM Teil des Kernadressraums!




8

- Betriebssysteme isolieren Prozesse durch Adressräume
 - Seitenbasierte Abbildung über die MMU auf realen Speicher
 - Zugriff auf „fremden“ Speicher konstruktiv nicht möglich
- Kernadressraum wird (üblicherweise) in jeden Adressraum mit eingeblendet
 - ermöglicht effiziente Implementierung von Systemaufrufen
 - Zugriff aus Anwendung wird unterbunden über Supervisor-Bit
 - Versucht man es dennoch: SEGMENTATION FAULT
- Bei 64-Bit Systemen ist der komplette RAM Teil des Kernadressraums!




8

- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung




9





- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung




9




10






10




10





**Problem: Befehlsabarbeitung ist aufwändig!**





- Befehl laden
- Befehl verstehen
- Operanden laden und Berechnung durchführen
- Ergebnis speichern


10



11









Ergebnis: Höherer Befehlsdurchsatz!

- Im Idealfall immer mehrere Instruktionen gleichzeitig in Arbeit


11




12




12




12




	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		




	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		
3	BEQ L1	<i>inst</i>	<i>inst</i>	




	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		
3	BEQ L1	<i>inst</i>	<i>inst</i>	
4	o	BEQ L1	<i>inst</i>	<i>inst</i>




	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		
3	BEQ L1	<i>inst</i>	<i>inst</i>	
4	o	BEQ L1	<i>inst</i>	<i>inst</i>
5	o	o	BEQ L1	<i>inst</i>



	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		
3	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>	
4	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>
5	<i>o</i>	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>
6	<i>o</i>	<i>o</i>	<i>o</i>	<i>BEQ L1</i>



	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		
3	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>	
4	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>
5	<i>o</i>	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>
6	<i>o</i>	<i>o</i>	<i>o</i>	<i>BEQ L1</i>
7	<i>inst</i>	<i>o</i>	<i>o</i>	<i>o</i>



	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		
3	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>	
4	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>
5	<i>o</i>	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>
6	<i>o</i>	<i>o</i>	<i>o</i>	<i>BEQ L1</i>
7	<i>inst</i>	<i>o</i>	<i>o</i>	<i>o</i>
8	<i>inst</i>	<i>inst</i>	<i>o</i>	<i>o</i>

control hazard!
 branch penalty: $P_b = 3$ Zyklen

	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		
3	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>	
4	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>	<i>inst</i>
5	<i>o</i>	<i>o</i>	<i>BEQ L1</i>	<i>inst</i>
6	<i>o</i>	<i>o</i>	<i>o</i>	<i>BEQ L1</i>
7	<i>inst</i>	<i>o</i>	<i>o</i>	<i>o</i>
8	<i>inst</i>	<i>inst</i>	<i>o</i>	<i>o</i>

control hazard!

branch penalty: $P_b = 3$ Zyklen


	IF	ID	EX	WB
1	inst			
2	inst	inst		
3	BEQ L1	inst	inst	
4	o	BEQ L1	inst	inst
5	o	o	BEQ L1	inst
6	o	o	o	BEQ L1
7	inst	o	o	o
8	inst	inst	o	o

Problem: Pipeline Hazards

- Kann Vorteile des Pipelining wieder zunichte machen
- Problem vervielfacht sich mit Pipeline-Länge und Superskalarität

12

- Beispiel: 4-fach superskalärer Aufbau mit *out-of-order execution*




- 20 Prozent aller Instruktionen seien Sprünge, $P_b = 8$

$$IPC_{real} = \frac{IPC_{ideal}}{1 + P_b \cdot 0,2}$$

13

- Beispiel: 4-fach superskalärer Aufbau mit *out-of-order execution*




- 20 Prozent aller Instruktionen seien Sprünge, $P_b = 8$

$$IPC_{real} = \frac{IPC_{ideal}}{1 + P_b \cdot 0,2} = \frac{4}{1 + 8 \cdot 0,2} = 1,54$$

13

- Beispiel: 4-fach superskalärer Aufbau mit *out-of-order execution*




- 20 Prozent aller Instruktionen seien Sprünge, $P_b = 8$

$$IPC_{real} = \frac{IPC_{ideal}}{1 + P_b \cdot 0,2} = \frac{4}{1 + 8 \cdot 0,2} = 1,54$$

1,54 / 4 $\Rightarrow$ weniger als 40% der möglichen Leistung!

13

Befehlsabarbeitung mit spekulativer Ausführung



14


Befehlsabarbeitung mit spekulativer Ausführung



	IF	ID	EX	WB

14


Befehlsabarbeitung mit spekulativer Ausführung



	IF	ID	EX	WB
1	<i>inst</i>			

14


Befehlsabarbeitung mit spekulativer Ausführung



	IF	ID	EX	WB
1	<i>inst</i>			
2	<i>inst</i>	<i>inst</i>		


14

Befehlsabarbeitung mit spekulativer Ausführung



14

Befehlsabarbeitung mit spekulativer Ausführung




14

■ Sprungziel unklar?


- „Rate“ das Sprungziel (Sprungvorhersage) → *branch prediction*
- Führe Instruktionen am Sprungziel „auf Verdacht“ aus → *speculative execution*
- Verwerfe ggfs. die Ergebnisse → *rollback*

Befehlsabarbeitung mit spekulativer Ausführung



14

Befehlsabarbeitung mit spekulativer Ausführung



14


■ Sprungziel unklar?

- „Rate“ das Sprungziel (Sprungvorhersage) → *branch prediction*
- Führe Instruktionen am Sprungziel „auf Verdacht“ aus → *speculative execution*
- Verwerfe ggfs. die Ergebnisse → *rollback*

■ Sprungziel unklar?

- „Rate“ das Sprungziel (Sprungvorhersage) → *branch prediction*
- Führe Instruktionen am Sprungziel „auf Verdacht“ aus → *speculative execution*
- Verwerfe ggfs. die Ergebnisse → *rollback*


Befehlsabarbeitung mit spekulativer Ausführung



- Sprungziel unklar?
 - „Rate“ das Sprungziel (Sprungvorhersage) → *branch prediction*
 - Führe Instruktionen am Sprungziel „auf Verdacht“ aus → *speculative execution*
 - Verwerfe ggfs. die Ergebnisse → *rollback*

14


Befehlsabarbeitung mit spekulativer Ausführung



- Sprungziel unklar?
 - „Rate“ das Sprungziel (Sprungvorhersage) → *branch prediction*
 - Führe Instruktionen am Sprungziel „auf Verdacht“ aus → *speculative execution*
 - Verwerfe ggfs. die Ergebnisse → *rollback*

14


Befehlsabarbeitung mit spekulativer Ausführung



- Sprungziel unklar?
 - „Rate“ das Sprungziel (Sprungvorhersage) → *branch prediction*
 - Führe Instruktionen am Sprungziel „auf Verdacht“ aus → *speculative execution*
 - **Verwerfe ggfs. die Ergebnisse** → *rollback*

15


Befehlsabarbeitung mit spekulativer Ausführung



- Sprungziel unklar?
 - „Rate“ das Sprungziel (Sprungvorhersage) → *branch prediction*
 - Führe Instruktionen am Sprungziel „auf Verdacht“ aus → *speculative execution*
 - **Verwerfe ggfs. die Ergebnisse** → *rollback*

15

Intel: Speicherzugriff mit spekulativer Ausführung




- Speicherzugriff erlaubt? (MMU fragen)
 - Gehe davon aus, dass Zugriff erlaubt
 - Falls nein: Verwerfe die Ergebnisse
 - Starte Fehlerbehandlung

→ speculative execution
→ rollback
→ trap

16

Intel: Speicherzugriff mit spekulativer Ausführung




- Speicherzugriff erlaubt? (MMU fragen)
 - Gehe davon aus, dass Zugriff erlaubt
 - Falls nein: Verwerfe die Ergebnisse
 - Starte Fehlerbehandlung

→ speculative execution
→ rollback
→ trap

16

Intel: Speicherzugriff mit spekulativer Ausführung




- Speicherzugriff erlaubt? (MMU fragen)
 - Gehe davon aus, dass Zugriff erlaubt
 - Falls nein: Verwerfe die Ergebnisse
 - Starte Fehlerbehandlung

→ speculative execution
→ rollback
→ trap

16


Architektur aktueller Intel-Prozessoren



Quelle: MD

17


- Prozessor führt **bedingte Anweisungen spekulativ** aus
 - Grund: Bedingungstest benötigt mehrere Takte
 - Ziel: Anhalten der Pipeline verhindern
 - Benötigt: Guter Prediktor des Bedingungsergebnis
Mechanismus zum Zurückrollen bei Misprediktion
- Bei **Sprungbefehlen** (Intel, AMD, ARM, ...)
 - Vorhersage anhand der letzten 2–4 Sprünge an dieser Stelle
- Bei **Speicherooperationen** (nur Intel)
 - Statische Vorhersage: Gehe davon aus, dass Zugriff erlaubt ist



-> Spectre

-> Meltdown

- Prozessor führt **bedingte Anweisungen spekulativ** aus
 - Grund: Bedingungstest benötigt mehrere Takte
 - Ziel: Anhalten der Pipeline verhindern
 - Benötigt: Guter Prediktor des Bedingungsergebnis
Mechanismus zum Zurückrollen bei Misprediktion
- Bei **Sprungbefehlen** (Intel, AMD, ARM, ...)
 - Vorhersage anhand der letzten 2–4 Sprünge an dieser Stelle
- Bei **Speicherooperationen** (nur Intel)
 - Statische Vorhersage: Gehe davon aus, dass Zugriff erlaubt ist



-> Spectre

-> Meltdown


Wichtig: Spekulative Ausführung ist nicht per se „falsch“

- Ergebnisse werden **verworfen** bevor für sie die Software sichtbar werden
- Sie hinterlässt jedoch ein „messbares Geräusch“ in der Mikroarchitektur

18


18

- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung



19

- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung



19

Seitenkanal-Angriffe (covert channel attack)

- Informationsverarbeitung verursacht immer auch **physikalische Effekte**
 - Energieverbrauch, Wärmeentwicklung, Zeitverhalten
 - Im Modell ist dieses unberücksichtigt
- Die Messung dieser physikalischen Eigenschaften ermöglicht oft (stochastisch) **Rückschlüsse** auf die verarbeitete Information!

—> Prinzip des Seitenkanal-Angriffs

20

Seitenkanal-Angriffe (covert channel attack)

- Informationsverarbeitung verursacht immer auch **physikalische Effekte**
 - Energieverbrauch, Wärmeentwicklung, Zeitverhalten
 - Im Modell ist dieses unberücksichtigt
- Die Messung dieser physikalischen Eigenschaften ermöglicht oft (stochastisch) **Rückschlüsse** auf die verarbeitete Information!


—> Prinzip des Seitenkanal-Angriffs

Meltdown und Spectre sind Seitenkanal-Angriffe!

- „Geheimnis“ wird in spekulativen Berechnungen benutzt (und verworfen)
- „Geheimnis“ wird *indirekt* abgegriffen über das Zeitverhalten des Caches


20

Schnelle Zwischenspeicher: Caches



Cache overview

© cybercomputing.co.uk




Cache overview

© cybercomputing.co.uk

21


Worum geht es? Wissen, was dahinter steckt!

- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung



22

- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung



22

```
char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;

// Lese verbotene Adresse
char geheim = *versteck;

// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];

// Ausnahme abfangen und behandeln

// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ];
}
```



23


```
char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;

// Lese verbotene Adresse
char geheim = *versteck;

// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];

// Ausnahme abfangen und behandeln

// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ];
}
```



23

```
char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;

// Lese verbotene Adresse
char geheim = *versteck;

// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];

// Ausnahme abfangen und behandeln

// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ];
}
```



23


```
char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;
```

```
// Lese verbotene Adresse
char geheim = *versteck;
```

```
// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];
```

```
// Ausnahme abfangen und behandeln
```

```
// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ] );
}
```



23


```
char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;
```

```
// Lese verbotene Adresse
char geheim = *versteck;
```

```
// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];
```

```
// Ausnahme abfangen und behandeln
```

```
// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ] );
}
```



23


```
char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;
```

```
// Lese verbotene Adresse
char geheim = *versteck;
```

```
// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];
```

```
// Ausnahme abfangen und behandeln
```

```
// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ] );
}
```



23



```
char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;
```

```
// Lese verbotene Adresse
char geheim = *versteck;
```

```
// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];
```

```
// Ausnahme abfangen und behandeln
```

```
// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ] );
}
```



23

```

char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;


// Lese verbotene Adresse
char geheim = *versteck;

// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];

// Ausnahme abfangen und behandeln

// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ];
}

```



80!



23

```

char array [256 * 4096];
char* versteck = verbotene Adresse im Kern;


// Lese verbotene Adresse
char geheim = *versteck;

// Verwende Geheimnis indirekt
char dummy = array[ geheim * 4096 ];

// Ausnahme abfangen und behandeln

// Messe Zugriffszeiten auf das Array
for( int i = 0; i < 256; ++i ){
    zeit( array[ i * 4096 ];
}

```




80!



Cachepräsenz als Seitenkanal!


23

- KPTI: Kern Page Table Isolation – Extra Seitentabelle für Kern (pro Prozess!)




24

- KPTI: Kern Page Table Isolation – Extra Seitentabelle für Kern (pro Prozess!)



24

- KPTI: Kernel Page Table Isolation – Extra Seitentabelle für Kern (pro Prozess!)




24

- KPTI: Kernel Page Table Isolation – Extra Seitentabelle für Kern (pro Prozess!)

Die Laufzeitkosten können erheblich sein!

- Intel: 2% (auf aktueller Hardware!)
- Linux-Developers: 5% (auf aktueller Hardware!)
- IO-Intensiver Betrieb: bis zu 30% (auf aktueller Hardware!)


Dennoch gibt es keine Alternative!



24

- Spectre verwendet ebenfalls Cache-Präsenz als Seitenkanal
- Spekulative Ausführung durch gezieltes Misstraining der Sprungvorhersage
- Angriff rein im *user mode*, ohne Beteiligung des Kerns – **kein Kernel Patch möglich!**
- Erfordert **sehr detailliertes Wissen** über den Zielprozess und seinen Programmcode

```
if (offset < arr1->length) {
    char val = arr1->data[offset];
    long idx = ((val&1)*0x100)+0x200;
    if (idx < arr2->length)
        char val2 = arr2->data[idx];
}
```




25

- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching


- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick

- Zusammenfassung



26

- Betriebssystem-Grundlagen
 - Speicher-/Adressraumverwaltung
- Rechnerarchitektur-Grundlagen
 - Pipelining
 - Spekulative Ausführung
 - Sprungvorhersage
- IT-Sicherheits-Grundlagen
 - Seitenkanäle
 - Caching
- Meltdown und Spectre
 - Meltdown im Detail
 - Spectre im Überblick
- Zusammenfassung



26

- Meltdown und Spectre sind **Seitenkanalangriffe**
 - „Geheimnis“ wird indirekt abgegriffen
 - aus dem Zeitverhalten des Caches
- Ansatz: Sorge dafür, das CPU „Geheimnis“ spekulativ liest
 - wird später verworfen
 - verwende es geschickt als Arrayindex – und „markiere“ so „Geheimnis“ im Cache
- Meltdown ist wie ein **Generalschlüssel**
 - Ermöglicht Lesezugriff auf das **gesamten RAM**
 - Patches auf Betriebssystemebene möglich (und sinnvoll!)
- Spectre ist eine Anleitung zum Erstellen von **Spezialschlüsseln**
 - Ermöglicht Lesezugriffe auf „nahestehenden“ Adressraum
 - Detaillierte Kenntnisse des Zielprozesses erforderlich



27



Prof. Dr.-Ing. habil. Daniel Lohmann
lohmann@sra.uni-hannover.de
 Fachgebietsleiter

Betriebssysteme

```
@article{MD,
  author = {Lipp, Moritz and Schwarz, Michael and Gruss, Daniel and Prescher,
    Thomas and Haas, Werner and Mangard, Stefan and Kocher, Paul and Genkin,
    Daniel and Yarom, Yuval and Hamburg, Mike},
  title = {Meltdown},
  journal = {ArXiv e-prints},
  archivePrefix = "arXiv",
  eprint = {1801.01207},
  year = 2018,
  month = jan,
}
```

Zeit für Fragen